| 題名 | 制御ハザード回避のためのSystemVerilog アサーション |
| 著者 | *冨岡 涼太, 高橋 隆一 (広島市立大) |
| Page | p. 177 |
| →詳細データ (アブストラクト，キーワード，詳細な著者の所属など) | |
| 題名 | CISCマイクロアーキテクチャ検証のためのSystemVerilogアサーション |
| 著者 | *松岡 泰生, 高橋 隆一 (広島市立大) |
| Page | p. 178 |
| →詳細データ (アブストラクト，キーワード，詳細な著者の所属など) | |
| 題名 | 計算精度低下を検出するPCエミュレータの開発 |
| 著者 | *松田 稔彦, 北村 俊明 (広島市立大) |
| Page | pp. 179 - 180 |
| →詳細データ (アブストラクト，キーワード，詳細な著者の所属など) | |
| 題名 | アーキテクチャシミュレータレベルにおける消費電力推定の研究 |
| 著者 | *木村 光隆, 寺内 衛, 北村 俊明 (広島市立大) |
| Page | pp. 181 - 182 |
| →詳細データ (アブストラクト，キーワード，詳細な著者の所属など) | |
| 題名 | 動的再構成型並列処理プロセッサDRCAP2における命令レベル並列処理 |
| 著者 | *有江 吉範, 森下 賢幸, 小椋 清孝, 伊藤 信之 (岡山県立大) |
| Page | p. 183 |
| →詳細データ (アブストラクト，キーワード，詳細な著者の所属など) | |