| 題名 | PC-FPGA複合クラスタにおける遠隔呼出し機構 |
| 著者 | *幸田 有二, 張 倩, 上嶋 明, 小畑 正貴, 尾崎 亮 (岡山理科大学大学院工学研究科) |
| Page | p. 254 |
| Keyword | クラスタ計算機, 並列処理, FPGA, ソフトウェア-ハードウェア間呼出し |
| Abstract | 多数のPCをネットワーク接続して高性能な並列計算機として使用するPCクラスタシステムが注目されている。本研究では，PCクラスタのノードとしてFPGAによるアクセラレータを加えたPC-FPGA複合クラスタシステムにおいて，FPGA上のハードウェアモジュールからPC上のソフトウェアの遠隔呼出しを実現する機構について検討する。この遠隔呼出しにより，例えば，FPGA単体で行うことが困難な浮動小数点演算や超越関数などの処理をPCノードで補助することが可能となる。この機構を実装して実際に遠隔呼出しのテストを行った結果，指定されたPC上で処理された結果が正常に呼出し元に返却されることを確認した。 |
| 題名 | SIFT特徴量抽出のGPU上での高速化 |
| 著者 | *吉仲 健, 上嶋 明 (岡山理科大学大学院工学研究科) |
| Page | p. 255 |
| Keyword | GPU, SIFT特徴量, 高速化, 並列処理 |
| Abstract | 画像のSIFT特徴量抽出をGPU上で高速化する方法について述べる。SIFT特徴量は高次元の特徴ベクトルであり，計算コストが高いという問題がある。そこで本研究では，GPU上で高速化を図り，その評価を行った。計算コストが高いのはDoG処理で極値を探索し，キーポイントの候補点を検出する処理であるため，この部分をGPU上に実装した。DoG処理は通常2重ループにより行われるが，GPU上では2重ループ内の計算を1スレッドに割り当てて，超多スレッドによる並列処理を行った。実験の結果，画像サイズが大きくなるほどCPUとGPUの処理時間の差が大きくなり，CPUに対するGPUの速度は最大39倍となった。 |
| 題名 | FPGAに基づく近似文字列照合問題のハードウェアアルゴリズム |
| 著者 | *宇丹 裕一朗, 永山 忍, 稲木 雅人, 若林 真一 (広島市立大学大学院情報科学研究科) |
| Page | pp. 256 - 257 |
| Keyword | ストリングマッチング, FPGA, 正規表現, 近似文字列照合, シストリックアレイ |
| Abstract | 近似文字列照合とは与えられた文字列（パターン）と類似する文字列を入力系列から探索する問題である．主な応用としてはバイオインフォマティクスにおけるDNA配列の解析などがある．本論文では，パターンの記述に正規表現のサブクラスを用い，パターンに類似するすべての部分文字列をテキストから探し出す問題を近似正規表現マッチングと呼ぶ．この問題を１次元シストリックアレイを用いて高速に解くハードウェアアルゴリズムを提案し，FPGA上に実装することで提案アルゴリズムの有効性を示す． |
| 題名 | メニーコアシステムにおける記憶階層システム構成方式の評価 |
| 著者 | *坂下 聡太, 北村 俊明 (広島市立大学) |
| Page | pp. 258 - 259 |
| Keyword | 記憶階層, シミュレーション, メニーコア |
| Abstract | 近年、メニーコアシステムが注目されているが、チップ外からのデータ供給が性能に釣り合わないという問題がある。 また、プロセッサの消費電力も問題となっている。そこで本研究では1チップ64コア構成のシステムを想定し、記憶階層システムの評価を行った。 本システムは1グループで16個のL1キャッシュが1つのL2キャッシュを共有しており、全4グループで構成される。 L2$には、アクセススループットを向上させるためバンク構成や、効率の割付けの為のリプレースロック、省電力の為のサブライン化等の機能を想定した。 今回1グループにて評価を行ったところ、バンク構成の有用性が確認できた。今後は、64コア構成、リプレースロック、サブライン化の評価を行う予定である。 |
| 題名 | 消費電力も予測する論理レベルシミュレータの検討 |
| 著者 | *児玉 純一, 北村 俊明 (広島市立大学大学院情報科学研究科) |
| Page | pp. 260 - 261 |
| Keyword | 消費電力予測, 論理シミュレーション, 回路シミュレーション |
| Abstract | 消費電力削減という課題に対して，設計者は早い段階から消費電力について検討する必要がある． これに対し，我々はこれまでにサイクルレベルシミュレータによるアーキテクチャ評価を行ってきたので統合的な支援システムの開発を考えた. 本研究では，消費電力を早い段階から確認出来るようにサイクルレベルアーキテクチャシミュレータの拡張として電力評価関数を組み込んだモデルを提供することを目指す． 先行研究ではALUの詳細な電力解析を行なわず演算を行うかどうかだけを扱っている．そこで、今回，32ビット加算器を設計し回路シミュレータSPICEを用いて消費電力を測定する環境を構築し，入力／出力のデータパターンに対して電力消費がどのように変化するかを確認した. |
| 題名 | 時分割実行モードを備えた、動的再構成回路の提案 |
| 著者 | *菰口 将考, 小椋 清孝, 森下 賢幸 (岡山県立大学/情報工学部) |
| Page | p. 262 |
| Keyword | 集積回路, 動的再構成 |
| Abstract | 処理をメディア処理に限定した動的再構成回路が続々と開発され、処理を限定することにより専用回路に匹敵する性能結果を得ている。当研究室では、FPGA上への実装を想定したメディア処理向け動的再構成回路階層構造型DROMPA2.0の開発を行ってきた。 このような動的再構成回路で、高い面積効率を実現するには、すべての演算リソースを利用するよう処理を分割し、パイプライン処理を行うのが理想である。しかし、実際理想的な分割を行うことは困難である。 この問題の解決法として、時分割実行モードを備えた動的再構成回路を提案し、また、処理時間の検討も行い、本研究が有用であることを示した。 |