| 題名 | 量指定子を実現可能なパターン非依存型の正規表現マッチング専用ハードウェア |
| 著者 | *若葉 陽一, 若林 真一, 永山 忍 (広島市立大学大学院情報科学研究科情報工学専攻) |
| Page | pp. 473 - 474 |
| Keyword | ストリングマッチング, 正規表現, 量指定子, ＦＰＧＡ |
| Abstract | 本稿では，正規表現ストリングマッチング専用ハードウェアに拡張をおこない，量指定子演算が扱えるハードウェアアルゴリズムを提案する． 提案ハードウェアは１文字単位のマッチングを行う比較セルが１次元配列状に相互接続されたシストリックアルゴリズムとして実現している． 提案ハードウェアで実現が可能になった量指定子は，文字の繰り返しを表現する演算子であり，同じ文字の連続を一つの演算子で表現できる． 従来のハードウェアでは量指定子のパターンに対して繰り返し回数分の比較セルが必要であったが，提案ハードウェアでは１つの比較セルだけでマッチングを行えるため，より多くのパターンを実現することが可能となった． |
| 題名 | データベース検索システムにおけるハードウェアアクセラレータの評価 |
| 著者 | *金子 啓太, 坂下 聡太, 北村 俊明 (広島市立大学大学院/情報科学研究科) |
| Page | pp. 475 - 476 |
| Keyword | XML検索システム, SIGMA検索, 文字列検索アクセラレータ, ソフトウェア・シミュレータ, XMark |
| Abstract | 本論文では、XML文書に対する検索システムの高速化を検討する。本システムは、クエリーを汎用プロセッサ上のソフトウェアで文字列検索処理に分解し、その結果を元にクエリーの結果を生成するものである。ここで、この文字列検索処理が全処理の大部分を占めることからアクセラレータを導入することで、高速化することを考えた。この評価のため、クロックアキュレートなソフトウェアシミュレータを開発し、検索性能の向上を調査した。評価のワークロードとして、XMarkを用い、アクセラレータにデータベースのバッファを2本、ステートデータを格納するキャッシュ容量を128状態持つことでアクセラレータ８個までは検索時間は短縮されたが、これ以上の増加は、メモリアクセス競合のため性能向上は見込めないことが判明した。 |
| 題名 | 動画像を対象とした再構成型幾何学変換器の設計 |
| 著者 | *大坪 浩次, 横川 智教, 佐藤 洋一郎, 早瀬 道芳 (岡山県立大学大学院/情報系工学研究科) |
| Page | p. 477 |
| Keyword | 幾何学変換, 再構成, FPGA |
| Abstract | 幾何学変換は，画像処理分野において広く活用されているが，動画像の撮影時などにはより高速な変換が必要となる． 当研究室では，変換処理の高速化を行うため，区間分割と多項式近似を併用して除算を排除した上で，漸化式表現することにより，加算のみで変換式を表現する手法を開発した．本研究では，導出した漸化式の演算の手順を整理した上で，幾何学変換における代表的な変換であるアフィン変換，擬似アフィン変換，2次等角変換，2次射影変換を対象に，再構成型幾何学変換器を設計する． |
| 題名 | 透視化機能を持つ高速マルチウィンドウシステムの高解像度化-ハードウェアの実装- |
| 著者 | *兒玉 吉隆, 横川 智教, 佐藤 洋一郎, 早瀬 道芳 (岡山県立大学大学院/情報系工学研究科) |
| Page | p. 478 |
| Keyword | マルチウィンドウ, 透視化, パイプライン |
| Abstract | 当研究室では，描画時合成方式と表示時合成方式とを併用した合成方式に基づく，VGAまでの規格を対象にした透視化機能を持つ高速マルチウィンドウシステムの開発を行ってきた．本研究では，実用化を指向してSXGA+までを対象として，高解像度化のための演算回路の高速化及びメモリ構成について検討し，ハードウェアの実装を行う． |
| 題名 | FPGAを用いた高速なRSA暗号回路の実装 |
| 著者 | *重本 耕司, 川上 賢介, 中野 浩嗣 (広島大学大学院工学研究科情報工学専攻) |
| Page | pp. 479 - 480 |
| Keyword | RSA, FPGA, 中国人剰余定理 |
| Abstract | RSA暗号とは通信等の分野において広く使われている代表的な公開鍵暗号で, べき乗剰余演算を用いて暗号化・復号化を行う. 本研究では, 書き換え可能なハードウェアデバイスであるFPGA上に, べき乗剰余演算の高速化手法であるモンゴメリ乗算, 冗長表現, FPGAの2ポートブロックRAMを用いたテーブル参照, 中国人剰余定理を利用したビット長の短縮などのテクニックを組み合わせた効率良いRSA暗号回路を実装した. |
| 題名 | Parallel Sampling Sorting on the Multicore Processors |
| 著者 | *満 都呼, 伊藤 靖朗, 中野 浩嗣 (広島大学大学院工学研究科情報工学専攻) |
| Page | pp. 481 - 482 |
| Keyword | Parallel algorithm, Sorting, Multicore processors, Algorithm complexity |
| Abstract | The main contribution of this paper is to present a parallel sorting algorithm for multicore processors. We have implemented our parallel sorting algorithm in a Linux server with two quad-core processors (i.e. eight processor cores) and evaluate the performance. The experimental results show that our parallel sorting algorithm is 6.87 times faster than sequential sorting. Since the speed up factor cannot be more than 8 if we use 8 cores, our algorithm is close to optimal. |
| 題名 | 並列凸包計算アルゴリズムのマルチコアプロセッサ上での評価 |
| 著者 | *中河 雅弥, 伊藤 靖朗, 中野 浩嗣 (広島大学大学院 工学研究科 情報工学専攻) |
| Page | pp. 483 - 484 |
| Keyword | 並列処理, 凸包演算, マルチコアプロセッサ |