| 題名 | ECサイトにおけるレコメンデーション手法の改善 |
| 著者 | *宮脇 大輔, 佐藤 康臣 (広島市立大学大学院情報科学研究科) |
| Page | p. 3 |
| Keyword | レコメンデーション, 推薦, 定常確率 |
| Abstract | 近年，インターネットの普及により電子商取引が盛んに行われている．電子商取引にはユーザが商品を購入する際に，その商品に関連した商品をサイト側が提示するサービスがある．このサービスをレコメンデーションといい，様々なECサイトで用いられている．これによりユーザは自分の欲しい情報に素早くアクセスできる． ECサイトでは売り上げが多い商品に対しての推薦は適切だが，あまり売り上げがない商品に対しての推薦は適切でないことがある．このような問題はレコメンデーションの基本モデルとして条件付き確率を用いたモデルにおいて発生すると考えられる．本研究ではこの問題を解決するため，条件付き確率だけではなく定常確率を考慮したレコメンデーション手法を提案する． |
| 題名 | 仮想触感提示が可能な住空間の感性工学システムに関する研究 |
| 著者 | *永井 竜馬, 松原 行宏, 岡本 勝, 岩根 典之 (広島市立大学大学院情報科学研究科) |
| Page | p. 4 |
| Keyword | 感性工学, VR, 反力デバイス, 触感提示 |
| Abstract | 消費者は自身の感性に応じた住空間を具体的なデザインとして表現することが困難である．先行研究で構築された感性工学システムでは，ユーザの求める感性に応じたキッチンレイアウトを提示することができる．しかし，キッチンの触り心地は考慮されていない．そこで，本研究では上藤らの仮想触感提示手法をキッチンを対象とした感性工学システムに応用することにより，カウンタートップ（天板）の視覚イメージだけでなく仮想触感も提示できるシステムを提案する．また，触感が感性に与える影響を調査した結果，感性工学システムに触覚情報を加えることでユーザが抱く感性が変化することを確認した． |
| 題名 | PLS法による感性分析と庭のデザイン提案のための感性VRシステムの構築 |
| 著者 | *松原 達郎, 松原 行宏 (広島市立大学大学院情報科学研究科), 石原 茂和, 長町 三生 (広島国際大学心理科学部) |
| Page | pp. 5 - 6 |
| Keyword | 住宅庭園, 感性工学, PLS, VR |
| Abstract | 現在の住宅庭園には「癒し」が求められており、庭の手入れもレクリエーションの一環となっている。癒しの効果のある庭を得るためには庭のデザイン要素の分析を行う必要がある。庭を構成する庭石や樹木の数や配置には多くのバリエーションがあるため、数量化理論1類を用いてデザイン分析を行う場合にはデザイン要素を分割して分析する必要がある。本研究では住宅庭園の主観評価実験を行い、PLS法を用いて庭のデザイン分析を行った。また分析結果をもとに感性のイメージに対応する庭のデザインを提案する VRシステムの構築を行った。作成したシステムは提案した庭のデザイン内をウォークスルーすることができ、両眼立体映像として見ることが可能である。 |
| 題名 | 影響波及解析を用いたプログラム開発支援環境の設計と実装 |
| 著者 | *岩城 雄介, 川端 英之, 北村 俊明 (広島市立大学 大学院情報科学研究科) |
| Page | pp. 7 - 8 |
| Keyword | デバッグ, プログラム開発環境, 依存関係解析, 影響波及解析, データフロー解析 |
| Abstract | プログラム開発時に発生するエラーは，コンパイル時エラー，実行時エラー，論理エラーの3種類に大別して考えることができ，このうちコンパイル時エラーと実行時エラーについてはデバッグ環境が整っているが，論理エラーに関しては機械的な検出が困難であるという側面からか，デバッグ環境に乏しい． そこで我々は，対話的に影響波及解析を行うことができ，その結果をユーザーに分かりやすい形で提示する環境を提案する．ユーザーが必要とする情報や，ユーザーの編集によって変化する情報を素早く，理解しやすい形で提示することで， ユーザーが論理エラーを検出する作業をストレス無く自然に行える環境を目指す． |
| 題名 | Webサービス技術を基盤にした情報照会システム構築 |
| 著者 | *權 孝眞 (広島市立大学) |
| Page | p. 9 |
| Keyword | Webサービス |
| Abstract | インターネットにすでに存在している沢山の情報をWebサービスの概念と技術を利用して提供するシステムを設計、構築 |
| 題名 | 再構成デバイスMPLDアーキテクチャにおけるマッピングアルゴリズムの検討と実装 |
| 著者 | *小田 裕太郎, 谷川 一哉, 弘中 哲夫 (広島市立大学大学院 情報科学研究科 情報工学専攻), 佐藤 正幸, 石黒 隆 (太陽誘電株式会社) |
| Page | pp. 10 - 11 |
| Keyword | MPLD, マッピング, FPGA |
| Abstract | 本研究室では再構成デバイスMPLD の研究開発を行っている．MPLD は論理要素にMLUT を導入したアーキテクチャであり，FPGA と同等以上の機能を実現できる可能性を持っている．しかし，内部構造の違いから，MPLD に回路をマッピングする方法がFPGAとは異なる．MPLD に所望の回路をマッピングするためには、(1) 回路を実現するLUT ネットリストのLUTをMLUT へ割り当てる（配置），(2)LUT ネットリストの配線を実現する（配線）の作業をMLUT の機能を考慮した上で行う事が必要である． 本研究ではこの作業を自動化するためのMPLD 用マッピングアルゴリズムを提案，実装した．また，回路をマッピングすることで評価を行った． |
| 題名 | 再構成型プロセッサDS-HIE における遅延ノード挿入による性能向上の評価 |
| 著者 | *西永 康弘, 梅田 賢一, 谷川 一哉, 弘中 哲夫 (広島市立大学大学院 情報科学研究科) |
| Page | pp. 12 - 13 |
| Keyword | 再構成型プロセッサ, データフローグラフ, 最適化 |
| Abstract | 我々の研究室では，再構成型プロセッサDS-HIEを開発している．ビットシリアル演算方式では演算のレイテンシが大きくなるため，DS-HIEではスループットを向上する必要がある．DS-HIEにおいてスループットを向上するためには，データフローグラフの各ノードへのデータの入力タイミングが重要となり，それを考慮したデータフローグラフを生成する必要がある．そこで本稿では，コンパイラによりDS-HIEで実行する最適なデータフローグラフを生成する最適化手法を提案する．提案したアルゴリズムを実装した結果，1次元DCTにおいて最適化する前と比較して約3倍の性能向上となった． |