| 題名 | CAMを付加した超並列SIMDプロセッサによるAES処理高速化手法 (1) 〜暗号化方法〜 |
| 著者 | *田上 正治, 石崎 雅勝, 熊木 武志, 幸野 豊, 小出 哲士, Hans Juergen Mattausch (広島大学 ナノデバイス・システム研究センター), 行天 隆幸, 野田 英行, 堂阪 勝己, 有本 和民, 齊藤 和則 (ルネサステクノロジ システムソリューション統括本部) |
| Page | pp. 93 - 94 |
| Keyword | SIMD, 超並列, AES, 暗号化, マルチメディア |
| 題名 | CAMを付加した超並列SIMDプロセッサによるAES処理高速化手法（２）〜復号化方法〜 |
| 著者 | *石崎 雅勝, 田上 正治, 熊木 武志, 小出 哲士, Hans Juergen Mattausch (広島大学 ナノデバイス・システム研究センター), 行天 隆幸, 野田 英行, 堂阪 勝己, 有本 和民, 齊藤 和則 (ルネサステクノロジ システムソリューション統括本部) |
| Page | pp. 95 - 96 |
| Keyword | SIMD, AES, CAM, マルチメディア, 暗号化 |
| 題名 | 学習機能を実現する連想メモリのLSI設計 |
| 著者 | *榊原 尚吾, Abedin Md.Anwarul, 田中 裕己, Hans Juergen Mattausch, 小出 哲士 (広島大学ナノデバイス・システム研究センター) |
| Page | pp. 97 - 98 |
| Keyword | 連想メモリ, 学習機能 |
| Abstract | 認識処理において, 入力データとデータベースに保存された参照データを比較して最も類似するデータを検索する処理は重要である. この処理に対して, 従来のシステムでは, 入力パターンのデータをメモリ内の複数の参照データと逐次比較して, 最も類似したパターンを示す参照データを検出しているため, パターンの検索に時間がかかるという問題がある. その問題を解決するために, 我々は, デジタル・アナログ混合型全並列型最小距離検索メモリを用いることで高速・低消費電力かつ小面積を実現している[1,2]. この連想メモリでは新規データを認識するために, 参照データの追加または入れ替えが可能である. そこで、本研究では, 最小距離検索連想メモリに新規データを学習する機能を付加し, 自動的に新規データを認識できる連想メモリの実現を目的としている. |
| 題名 | 動的再構成型MP3復号回路の開発−各処理回路の詳細設計− |
| 著者 | *藤本 善昭 (岡山県立大学大学院情報系工学研究科), 小椋 清孝, 森下 賢幸 (岡山県立大学) |
| Page | p. 99 |
| Keyword | 動的再構成可能なプロセッサ |
| Abstract | 近年のインターネットの普及に伴い，データ圧縮技術が多くの領域で用いられている。その処理プロセッサに対し、高性能化，低消費電力化が一層期待されている。 本研究室では、回路を再構成させながら処理を進める動的再構成可能な並列パイプライン型のMPEGプロセッサの開発を行っている。我々は、動的再構成可能なプロセッサについて、用途を特化して構成を最適化することにより、性能と回路規模の両立を目指している。このような特化型の再構成回路を構成する場合、まず再構成により実行する各処理回路について基本ブロックを用いて設計し、その結果から、再構成回路の構成（基本ブロック数、バス構成など）を決定していくことになる。 本研究は、対象をMP3復号処理とした「動的再構成型MP3復号プロセッサ」の再構成型信号処理部の開発の一環として、再構成して実行する各処理回路の詳細設計を行った。 |
| 題名 | 動的再構成可能なプロセッサ用並列パイプラインバスの設計 |
| 著者 | *大熊 真史 (岡山県立大学大学院), 森下 賢幸, 小椋 清孝 (岡山県立大学) |
| Page | p. 100 |
| Keyword | 動的再構成 |
| Abstract | 近年マルチメディアの急速な普及により、動画や3Dなどの大容量データをより高速に処理することが求められる。しかしCPUの動作周波数の高速化による処理速度の向上には限界がある。そこで本研究ではプログラムによりハードウェアの構成を変えることで並列処理やパイプライン処理を高速に行う動的再構成可能なプロセッサDRCAP2の研究を行っている。その中でもDRCAP2のバス技術の根幹となるBus Switchについて開発を行っている。 |
| 題名 | アナログ−ディジタル混在型速度検出電子回路の構築 |
| 著者 | *井上 翔太, 中原 弘, Dumindu Karunathillake (米子工業高等専門学校/電気工学科), 西尾 公裕 (米子工業高等専門学校/電気情報工学科) |
| Page | pp. 101 - 102 |
| Keyword | アナログ回路, ディジタル回路, 動き検出, 網膜, ビジョンチップ |
| Abstract | 生体の網膜は、脳の行う視覚情報処理の前処理を行っており、実時間でのエッジ検出や動き検出などの優れた機能を有する。本研究では、網膜の動き検出機構に学んで、アナログ‐ディジタル混在型の電子回路を考案した。また、考案した単位回路を一次元配列した速度検出ネットワークも考案した。考案した電子回路およびネットワークは電子回路シミュレータ(SPICE)を用いたシミュレーション結果から、良好に動作することがわかった。以上より、考案した電子回路およびネットワークを集積回路化することで、コンパクトな実時間動画像処理ビジョンチップを実現することが期待できる。 |
| 題名 | MOSFETドレイン電流ばらつきに対する寄生抵抗の影響 |
| 著者 | *上田 浩一郎 (広島市立大学大学院情報科学研究科情報工学専攻機能デバイス学講座), 寺田 和夫 (広島市立大学) |
| Page | p. 103 |
| Keyword | MOSFET, 寄生抵抗, 特性ばらつき |
| Abstract | MOSFETの製造プロセスは微細化が進み、MOSFETの特性ばらつきが回路動作に与える影響が大きくなっている。 そのため、個々のMOSFETの特性を測定し、そのばらつきを求めるDMA(device Matrix Array)と呼ばれる試験回路が考案されている。 本論文では、これらの試験回路が寄生抵抗によって受ける影響をシミュレーションによって調べた。 |