| 題名 | 基数8を用いた選択型・スケーリング方式浮動小数点数除算器 |
| 著者 | *田邊 寛 (岡山県立大学大学院情報系工学研究科システム工学専攻), 森下 賢幸, 小椋 清孝, 伊藤 信之 (岡山県立大学情報工学部情報通信工学科) |
| キーワード | 高基数, 除算回路, 高速化 |
| アブストラクト | 本論文では，高基数・スケーリング方式を用いた部分剰余選択型浮動小数点数除算器を基に，基数を4から8に変更して処理速度の向上を行った．部分剰余選択型とは，次サイクルで(log2基数)ビットの商であるqi+1の可能性のある部分剰余をすべて計算しておき，qi+1が決定し次第，正しい部分剰余を選択するものである．基数を大きくすることにより，選択型における必要サイクル数は6回から4回に減少し，処理速度を39.4%改善できた．また，基数を増やすことにより発生した擬似並列回路の増加による回路規模の増大に対して，qiの値の候補を絞ることによって擬似並列回路の数を減らし，回路規模の増大を85.9%削減することができた． |
| 題名 | 準ミリ波帯における容量結合型電力合成LC-VCOによる低位相雑音化に関する研究 |
| 著者 | *辻 大輝, 板野 由佳 (岡山県立大学大学院情報系工学研究科システム工学専攻), 小椋 清孝, 森下 賢幸, 伊藤 信之 (岡山県立大学情報工学部情報通信工学科), 吉富 貞幸 (東芝セミコンダクター&ストレージ社) |
| キーワード | 電圧制御発振器, 位相雑音, 準ミリ波, 電力合成, フリッカ雑音 |
| アブストラクト | 準ミリ波帯におけるVCOの位相雑音を劣化させる要因として，発振電力の低下を取り上げ，電力合成を行うことによる発振電力の向上について，VCOを直接結合するDC結合回路とキャパシタを用いて結合するC結合回路を設計・試作し，位相雑音を測定することによって検証した．結果として，VCO単体に比べて，DC結合は熱雑音領域でのみ位相雑音が改善した．一方，C結合回路は熱雑音領域だけでなく，フリッカ雑音領域でも位相雑音が改善した．C結合回路は，フリッカ雑音を抑制する効果があり，どの離調周波数においても位相雑音の改善が見られたことからより良い結合方法であると考えられる． |
| 題名 | リボンアトラクタについての一考察 |
| 著者 | *徳山 貢 (徳山電気技術研究所) |
| キーワード | カオス, リボンアトラクタ, 暗号, Y−Δ回路, 非線形回路 |
| アブストラクト | リボンアトラクタと名前を付けたカオスアトラクタについての一考察をした。 |
| 題名 | 演算トランスコンダクタンス増幅器を用いたバイカッド回路の検討 |
| 著者 | *築谷 隆雄, 福間 眞澄 (松江工業高等専門学校), 鷲見 育亮 (鳥取市医療看護専門学校), 藪木 登 (津山工業高等専門学校) |
| キーワード | 能動フィルタ, バイカッド特性, OTA, CMOS |
| アブストラクト | 本稿では，OTAと接地キャパシタを用いたマルチモ−ドバイカッド回路について検討している．本回路は，入出力端子の選択により電圧モ−ド回路，電流モ−ド回路，伝達アドミタンス・モ−ド回路，伝達インピ−ダンス・モ−ド回路が構成できる．そして，各々の動作モ−ドにおいて，入力信号の選択により低域通過特性，帯域通過特性，高域通過特性，帯域除去特性，全域通過特性が実現できる．また，回路パラメ−タω0，Qの値も，OTAのバイアス電流により直交的に設定することができる． |